• 电话:0755-21087917 深圳:18680383295 华东:18260068320
  • 地址:总部:广东省深圳市龙华区民治街道新区大道145号新龙大厦1410室/华东:江苏省南京市江宁区麒东区777号/储运中心:深圳市龙华区民治街道新区大道中航阳光新苑1栋15P

技术支持

功率MOSFET基础

内容表 

1.基本器件结构

2.击穿电压

3.导通状态特性

4.电容

5.栅极电荷

6.栅极电阻

7.导通和关断

8.体二极管正向电压

9.体二极管反向恢复

10.雪崩能力和额定

11.dV/dt额定

12.热阻特性

13.功率耗散

14.安全工作区

15.电流额定

 

 

1.基本器件结构

 

功率MOSFET (金属氧化物半导体场效应晶体管)是非常通用的功率器件,因为它具有低的栅极驱动功率,快的开关速度和优异的并联工作能力。许多功率MOSFET具有纵向的垂直结构,源极和漏极在晶元的相对的平面,从而可以流过大的电流和具有高的电压。

 

1a和1b示出沟漕和平面两种基本的器件结构。沟漕结构主要用于额定电压低于200V的器件,因为它具有高的沟道密度,因此导通电阻低。平面结构适合于更高的额定电压器件,因为导通电阻主要由epi-层的电阻来决定,因此无法得到高的单元密度。两种结构基本的操作相同。除了特别的定义,本文只讨论沟漕结构。

 

                          Figure 1a: 沟漕MOSFET结构                             Figure 1b: 平面MOSFET结构      
 


2.击穿电压

 

在许多功率MOSFET中,N源极和P-体形成的结是通过金属物短路的,从而避免意外的导通寄生的三极管。当没有偏置加在栅极时,功率MOSFET通过反向偏置P-体和NEpi形成的结,可以承受高的漏极电压。

 

在高压器件中,绝大部分电压由少掺杂的Epi层来承受:厚的少掺杂的Epi层承受更高的击穿耐压,但是增加了导通电阻。在低压器件中,P-体掺杂程度和NEpi层差不多,也可以承受电压。如果P-体的厚度不够,掺杂太多,耗尽区可以通孔达到N源极区,从而降低了击穿电压值。如果P-体的厚度太大,掺杂不够,沟道的电阻和阈值电压将增大。因此需要仔细的设计体和Epi掺杂和厚度以优化其性能。

 

数据表中,BVDSS通常定义为漏电流为250uA时漏极到源极的电压。漏极到源极的漏电流表示为IDSS,它在100%的BVDSS额定时测量。温度增加,IDSS增加,BVDSS也增加。 

3.导通状态特性

 

要考虑功率MOSFET在两种不同的模式下工作:第一象限和第三象限工作。

 

第一象限工作

 

当正向电压加在漏极上时,N沟道的功率MOSFET操作在第一象限工作,如图2所示。当栅极电压VG增加到阈值电压VTH时,MOSFET沟道开始流过电流。它流过电流的值取决于MOSFET的导通电阻,定义为:

RDSON=VD/ID

 

对于足够的栅极电荷过驱动VG>>VTH,ID-VD曲线操作在线性区,因为MOSFET的沟道完全导通。在低的栅极过驱动电压下,当VD>(VG-VTH),由于沟道的修剪效应,漏极电流达到饱和点。

                                                                                                                                      

图2: 导通区特性(第一象限)

 

对于沟漕MOSFET, RDSON由于下面几个部分组成:         
- RS: 源极电阻         
- RCH: 沟道电阻         
- RACC: 聚集区电阻         
- REPI: 硅片顶层电阻,外延硅,有名epi;epi控制着MOSFET可以承受阻断电压值         
- RSUBS: 硅衬底电阻,epi从它上面生长。

                                                                                        

图3a: 沟漕RDSON组成                                  图3b: 平面MOSFETRDSON组成    

 

对于平面MOSFET, RDSON组成部分和沟漕MOSFET相似。主要的不同在于出现JFET部分。当器件缩小到更小的尺寸,RS, RCH, RACC也减小,因为更多的单个的单元晶胞将堆积在给定的硅片区。另一方面,当电流被限制在靠近P-体区的狭窄的n-区流过时,RJFET将遭受JFET效应。由于没有JFET效应,沟漕MOSFET可以得到更高密度的缩减,实现低的RDSON

 

沟道电阻RCH主要依赖于栅极过驱动程度。VGS增加,RCH减小。开始时,当VGS增到VTH以上时,RDSON很快降减小,表明MOSFET沟道导通。当VGS进一步增加,RDSON下降比较来缓,因为沟道完全导通,MOSFET导通电阻由其它的电阻组成部分决定。RDSON随温度增加而增加,因为温度增加,载流子运动能力降低,这是器件并联工作的重要特性。

 

 

图4: RDSON对栅极偏置和温度 

 

阈值电压

 

阈值电压VGS(TH)定义为最小的栅极偏置电压,此时,在源极和漏极间形成导通的沟道。对于功率MOSFET,通道在250uA的漏源极电流时测量。栅极氧化层厚度和沟道掺杂集中度用来控制阈值电压。10-15V的驱动电压,其典型值设计为2-4V。使用CMOS技术缩减,功率MOSFET的栅极驱动电压可以降到的2.5-4.5V。因此,这些应用需要更低的阈值电压1-2V。阈值电压具有负的温度系数,温度增加,阈值电压降低。

 

跨导

 

跨导gfs,定义为MOSFET的增益,可以用下面公式表示:

gfs=DIDS/DVGS =μCox W/LCH

通常在固定的VDS,在饱和区测量。器件栅极宽度W,沟道长度LCH,活动性μ,栅极电容COX,影响跨导值。温度增加,跨导降低,因为载流子的活性降低。

 

第三象限工作

 

在DCDC的BUCK变换器中,功率MOSFET在第三象限工作很常见,电流流过下面N沟道的MOSFET,和第一象限比较,电流方向是反向的,施加的RDSON相同。

 

在相对低的电流时,第三象限工作的导通特性和第一象限是对称的。因此可以假定两种操作典型有相同的RDSON。在大的电流和大的VDS时,它们工作方式不同。当VDS接近体二极管的正向压降时,体二极管开始导通。因此,电流增加,不能看到电流饱和特性。

 

图5: 第三象限工作    
 

 


4.电容

 

MOSFET的开关特性受器件三个管脚的寄生电容的影响,也就是栅极源极电容CGS,栅极漏极电容CGD和漏极源极电容CDS,如图6所示。这些电容值是非线性的,和器件结构,几何特性和偏置电压相关。

                                                                                                                                                     

6: MOSFET寄生电容

 

开通时,电容CGDCGS 通过栅极充电,因此设计栅极的控制电路时必须考虑电容的变化。MOSFET的数据表提供的寄生电容参数,CISSCOSS,和CRSS

CGD = CRSS

CGS = CISS − CRSS

CDS = COSS − CRSS

CRSS = 小信号反向传输电容。

CISS =小信号输入电容,漏极和源极短路。

COSS =小信号输出电容,栅极和源极短路。

 

MOSFET的电容是非线性的,是直流偏置电的函数。图7示出了电容如何随VDS电压增加而变化。所有的MOSFET的寄生电容来源于不依赖于偏置的氧化物电容和依赖于偏置的硅耗尽层电容的组合。当电压增加时,和VDS相关电容的减小来源于耗尽层电容减小,耗尽层区域扩大。

 

7b示出了当VGS电压增加大于阈值电压,VDS电压值低,MOSFET栅极电容也增加,因为MOS沟道电子反形层形成,在沟漕底部形成电子聚集层。这也是为什么一旦电压超过QGD阶级,栅极电荷特性曲线的斜率增加的原因。

                                                                                     

7a: 典型电容随VDS变化   图7b: 典型输入电容 Ciss VGS变化

 



5.栅极电荷

 

如果知道了栅极的驱动电流,栅极电荷参数可以用来估算功率MOSFET开关时间。这只取决于器件的寄生电容。这个参数受漏极电流,电源电压和温度的影响较小。栅极电荷测试的原理图和相关波形见图8所示。在此电路中,恒定的栅极电流源Ig给测试器件的栅极充电,漏极电流ID由外部提供。测量VGS